姓 名:梁华国 | |
职 称:教授 | |
职 务:教授 | |
所属系:集成电路系 | |
邮 箱:huagulg@hfut.edu.cn | |
电 话:0551-62919106 |
个人简介:
德国斯图加特大学博士,合肥工业大学教授,博士生导师;国家自然科学基金委会评专家,国家重点实验室评估专家,中国计量学会集成电路测试专业委员会副主任,安徽省教学名师,合肥市集成电路产业联盟、半导体行业协会副理事长,合肥工业大学留学归国人员联谊会会长;曾多次担任亚洲国际测试会议专题主席、会议主席和总主席,以及中国测试学术会议执行主席;发表论文近200篇,出版英文专著一部,获得国家发明专利20余项。
研究方向:
容错计算与硬件安全、嵌入式系统综合与测试、智能控制系统
开设课程(本科生、研究生):
本科生课程《数字逻辑电路》
研究生课程《超大规模集成电路测试基础》
科研项目:
1.纳米集成电路边缘缺陷测试分析仪研制(基金委国家重大科研仪器研制项目,主持,No. 62027815)
2.集成电路近似计算基础理论与设计方法(国家自然科学基金重点合作项目,项目负责人,No.61834006)
3.基于TSV测试与容错的3D芯片良率提升方法研究(主持国家自然科学基金面上项目,主持,No.61674048)
4.曾承担国家自然科学基金委重点、面上、国家973 计划、Philips半导体公司、德国国家自然科学基金(DFG)、国家部委预研基金项目、省级科研项目、企业委托等项目20余项。
代表成果(著作、论文、专利等,限10项):
1.Liang Huaguo,Xu Xiumin,Huang Zhengfeng,Jiang Cuiyun,Lu Yingchun, Yan Aibin,Ni Tianming,Ouyang Yiming,Yi Maoxiang,A Methodology for Characterization of SET Propagation in SRAM-Based FPGAs, IEEETransactions on Nuclear Science, 2016, 63(6): 2985-2992.
2.Maoxiang Yi, Jingchang Bian, Tianming Ni, Cuiyun Jiang, Hao Chang, Huaguo Liang, A Pulse Shrinking-Based Test Solution for Prebond Through Silicon via in 3-D ICs,in IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, vol. 38, no. 4, pp. 755-766, April 2019.
3.Huaguo LIANG,Xiangsheng FANG,Maoxiang YI,Zhengfeng HUANG,Yingchun LU, A novel BIST scheme for circuit aging measurement of aerospace chips , Chinese Journal of Aeronautics, 2018, 31(7): 1594-1601.
4.Huaguo Liang, Xin Li, Zhengfeng Huang, Aibin Yan and Xiumin Xu. Highly robust double node upset resilient hardened latch design. IEICE Transactions on Electronics, 2017.5, E100-C(5): 496~503.
5.Liang Huaguo、Xu Hui、Huang Zhengfeng、Yi Maoxiang,A low-leakage and NBTI-mitigated N-type domino logic,Journal of Semiconductors,35(1),015009,2014/1.
6.Luming Y.,L. Huaguo,H. Zhengfeng,L. Yanbin, A FAULT DETECTION SENSOR FOR CIRCUIT AGING USING DOUBLE-EDGE-TRIGGERED FLIP-FLOP. Journal of Electronics(China),2013(01): 97-103.
7.Maoxiang Yi, Huaguo Liang, Lei Zhang and Wenfa Zhan, A Novel x-ploiting Strategy for Improving Performance of Test Data Compression, IEEE Transactions on Very Large Scale Integration Systems. Vol. 18, No.2, 2010 .
8.Huoguo Liang,A New Technique for Deterministic Scan-Based Built-In Self-Test, SHAKER VERLAG, 2003.
9.Hua-Guo Liang,Hellebrand, S.,Wunderlich, H.-J. Two-dimensional test data compression for scan-based deterministic BIST. International Test Conference 2001, ITC2001, p 894-902.
10.Hellebrand S, Liang HG, Wundrlich HJ. A mixed mode BIST scheme based on reseeding of folding counters. Journal of Electronic Testing-Theory and Applications, v 17, 2001, p 341-349.
获奖荣誉:
国务院特殊津贴专家,安徽省教学名师、荣获合肥工业大学首届“研究生心目中的优秀导师”称号;多次获得安徽省科技进步奖、安徽省自然科学奖、安徽省教学成果奖,多次获得欧洲国际测试会议最佳论文奖励。
个人(实验室)主页:
/hfut/mu_ca/